Siri cip pemprosesan Intel Nova Lake atau Intel Core Ultra 300 S dijangka akan dilancarkan pada penghujung tahun hadapan, dan baru-baru ini, terdapat beberapa ura-ura menarik yang sedang diperkatakan tentang siri cip tersebut.
Salah satu daripadanya ialah terdapat beberapa model cip pemprosesan Nova Lake yang akan hadir dengan cache memori yang dinamakan bLLC atau Big Last Level Cache, iaitu memori tambahan yang dimuatkan di sebelah teras pemprosesan untuk memuatkan data dengan lebih pantas, menggunakan konsep lebih kurang sama seperti 3D V-cache yang digunakan pada siri cip pemprosesan AMD Ryzen X3D.
Kopite7Kimi yang meniriskan butiran ini mengatakan bahawa empat model cip Intel Nova Lake akan hadir dengan konfigurasi teras yang tinggi dan akan hadir dengan penggunaan memori bLLC ini.
Salah satu model cip pemprosesan tersebut akan hadir dengan konfigurasi dua jubin yang terdiri daripada gabungan teras 8 (Performance) + 16 (Efficiency). Satu lagi model CPU akan hadir dengan konfigurasi dua jubin yang terdiri daripada gabungan teras 8 (Performance) + 12 (Efficiency), dimana setiap jubin ini akan hadir dengan 144MB memori bLLC, menjadikan jumlah pada setiap cip pemprosesan adalah sebanyak 288MB bLLC.
Dua lagi model CPU dilihat hadir dengan satu jubin teras yang terdiri daripada konfigurasi 8 (Performance) + 16 (Efficiency) dan 8 (Performance) + 12 (Efficiency) juga dilihat akan hadir dengan memori bLLC sebanyak 144MB.
Tiada butiran tentang nama model cip-cip ini setakat ini, tetapi ia mungkin adalah sebahagian daripada siri cip pemprosesan Intel Core Ultra 300 X yang diperkatakan sebelum ini.
